

ARQUITETURA DE COMPUTADORES // SIMUGEM5

SimuGem5: Análise Crítica da Hierarquia de Memória em Workloads de Álgebra Linear

Um Estudo de Simulação com gem5 e Multiplicação de Matrizes focado em Eficiência Arquitetural.

APRESENTAÇÃO

Breno, Guilherme, Pedro, Artur, Arthur

AMBIENTE

gem5 v25.1 // x86 Timing

O PROBLEMA: EFICIÊNCIA COMPUTACIONAL

A latência da DRAM limita o throughput de instruções em workloads intensivos.

O fenômeno da **Memory Wall** ocorre quando a CPU opera em GHz enquanto a DRAM responde em dezenas de nanossegundos, gerando ciclos de stall críticos.

DESAFIO ARQUITETURAL

Como dimensionar a hierarquia de cache para capturar o **working set** de algoritmos de álgebra linear densa e minimizar o impacto da latência da memória principal?

IMPACTO NA PERFORMANCE

Componente	Latência Típica	Impacto no IPC
Cache L1	~1-4 ciclos	Mínimo
Cache L2	~10-20 ciclos	Moderado
DRAM (RAM)	~100+ ciclos	Crítico

// O uso ineficiente da memória resulta em baixo IPC, independentemente da frequência da CPU.

O modo Syscall Emulation (SE) permite isolar o comportamento do hardware sob estresse.

CONFIGURAÇÃO BASE

PARÂMETRO	VALOR
Simulador	gem5 v25.1.0.0
ISA	x86
Modelo de CPU	Timing (In-Order)
Frequência	3 GHz
Núcleos	1
Linha de Cache	64 bytes
Memória Base	DDR3-1600, 1 GiB



Modo Syscall Emulation (SE)

Ideal para focar no comportamento do binário e da memória, modelando fielmente as latências de pipeline e memória sem o overhead do SO.



Hierarquia Clássica

Utilização do componente PrivateL1PrivateL2CacheHierarchy para modelar caches L1 de instrução e dados separadas, suportadas por uma L2 unificada.



Reprodutibilidade

Uso de scripts Python parametrizados para garantir a consistência entre os experimentos A, B, C e D.

O benchmark como proxy para aplicações de HPC e Inteligência Artificial.

ESTRUTURA DO KERNEL

```
// Laço Triplo (i, j, k)
for (i = 0; i < N; i++) {
  for (j = 0; j < N; j++) {
    for (k = 0; k < N; k++) {
      C[i][j] += A[i][k] * B[k][j];
    }
  }
}
```

TOTAL DE INSTRUÇÕES

26.728.189

TIPO DE ACESSO

Stride-1 (Localidade Espacial)

POR QUE ESTE WORKLOAD?

Ele permite observar claramente a transição entre **misses por conflito** e **misses por capacidade**, estressando a hierarquia de cache de forma previsível.

PADRÕES DE ACESSO

- Alta localidade espacial no laço interno para as matrizes-fonte.
- Menor localidade temporal para a matriz resultado, exigindo persistência na cache.
- O tamanho das matrizes é dimensionado para exceder a capacidade da L1 base (16 KiB).

// Defesa Técnica: O benchmark é um proxy fiel para álgebra linear densa.

A Cache L2 como Alavanca Dominante de Desempenho


SPEEDUP MÁXIMO

17%

A transição de 32 KiB para 64 KiB libera a maior parte da melhoria de desempenho alcançável.

Defesa Técnica: Com 32 KiB, o working set matricial não cabe na L2, forçando acessos constantes à DRAM (93,9% miss rate). Em 64 KiB, o conjunto é capturado, estabilizando os ganhos.

L2 Size	IPC	Speedup	Miss Rate L2
32 KiB	0,427	1,000	93,9%
64 KiB	0,500	1,170	1,96%
128 KiB	0,500	1,171	1,46%
256 KiB	0,500	1,171	1,45%



Dobrar a L1 de 16 para 32 KiB é ineficaz; o ganho real ocorre apenas em 64 KiB.

DADOS TÉCNICOS (L2 FIXA EM 256 KIB)

L1 SIZE	IPC	CPI	TM L1D	MPKI L1D
16 KiB	0,500	2,000	0,412%	2,38
32 KiB	0,500	2,000	0,411%	2,37
64 KiB	0,508	1,969	0,004%	0,02

SPEEDUP MÁXIMO: 1,016 (1,6%)

🔧 O PARADOXO DA L1

A taxa de miss colapsa em 64 KiB, indicando que o **working set** ativo finalmente cabe na cache de primeiro nível.

⚠️ DEFESA TÉCNICA

Por que o speedup é de apenas 1,6%? Porque a L2 já absorve a maior parte do impacto da latência. A L1 atua apenas na latência de primeiro nível, que já é baixa.

📌 CONCLUSÃO

Investir em L1 maiores que 32 KiB traz retornos marginais frente ao custo de área e energia para este workload.

O Mito da Tecnologia de Memória como Solução Isolada

DADOS DA SIMULAÇÃO (L2 = 32 KIB)

TECNOLOGIA	IPC	SPEEDUP	LAT. MÉDIA L2 (TICKS)
DDR3-1600	0,427	1,000	52.512
DDR3-2133	0,430	1,008	49.926
DDR4-2400	0,428	1,003	51.627

* L2 intencionalmente pequena para forçar o estresse do caminho à DRAM.

DEFESA TÉCNICA

A transição DDR3 para DDR4 ofereceu **menos de 1%** de ganho real de desempenho.

Justificativa: O gargalo primário é a frequência de misses que chegam à memória, não a largura de banda da DRAM em si.

Investir em memória mais rápida sem uma hierarquia de cache adequada é um erro de projeto arquitetural.

4-way representa o "sweet spot" para reduzir misses por conflito em matrizes.

DADOS EXPERIMENTAIS (L1 = 16 KIB)

ASSOC.	IPC	SPEEDUP	TM L1D	MPKI L1D
2-way	0,461	1,000	2,649%	15,27
4-way	0,499	1,083	0,426%	2,46
8-way	0,500	1,084	0,412%	2,38

// A transição 2→4-way gera 8,3% de speedup; 4→8-way agrega apenas 0,05%.

🛡️ DEFESA TÉCNICA: TRADE-OFFS

Complexidade vs. Ganho: Associatividades maiores exigem comparadores de tag mais complexos e aumentam a latência de hit.

Consumo de Energia: Cada via adicional aumenta o consumo dinâmico na busca paralela.

Conclusão: Para este benchmark, **4-way** é a escolha ideal, equilibrando redução de conflitos e eficiência de hardware.

Comparativo de Speedup Máximo e Impacto Arquitetural Consolidado.

PARÂMETRO	VARIAÇÃO CRÍTICA (BASELINE → TESTE)	SPEEDUP MÁXIMO	IMPACTO ARQUITETURAL
Cache L2	Capacidade: 32 KiB → 64 KiB	1,170 (17%)	DOMINANTE
Assoc. L1D	Associatividade: 2-way → 4-way	1,083 (8,3%)	SIGNIFICATIVO
Cache L1D	Capacidade: 16 KiB → 64 KiB	1,016 (1,6%)	MARGINAL
Memória	Tecnologia: DDR3-1600 → DDR3-2133	1,008 (0,8%)	DESPREZÍVEL

HIERARQUIA DE DECISÃO

O dimensionamento da L2 deve preceder qualquer investimento em latência de memória ou L1.

EFICIÊNCIA DE ÁREA

4-way é o limite de custo-benefício para associatividade em workloads stride-1.

PONTO DE SATURAÇÃO

Identificar o working set (64 KiB) é a chave para evitar desperdício de silício.

O dimensionamento baseado no working set supera a força bruta de hardware.

EFICIÊNCIA DE ÁREA

Identificar o **ponto de saturação** (64 KiB para L2 neste caso) é vital para evitar o desperdício de área de silício e energia. Aumentar a cache além do working set traz retornos decrescentes.

CONFIGURAÇÃO IDEAL

A associatividade **4-way** provou ser o equilíbrio técnico essencial para mitigar conflitos de mapeamento em acessos stride, sem incorrer na latência excessiva de associatividades maiores.

LIMITAÇÕES E FUTURO

Este estudo foca em **Single-Core**. Em sistemas Multi-Core, a contenção na L2 compartilhada e a largura de banda da memória tornariam a tecnologia DDR4 muito mais relevante.

Obrigado pela Atenção.

Estamos prontos para aprofundar a discussão técnica e justificar as decisões arquiteturais apresentadas.

>_ gem5-research-group@universidade.edu

🖨️ Arquitetura de Computadores 2026

REFERÊNCIAS TÉCNICAS

FONTE	REFERÊNCIA BIBLIOGRÁFICA
Artigo Base	Menezes, A. F. B. et al. (2026). Impacto dos Parâmetros da Hierarquia de Memória no Desempenho de Aplicações.
Simulador	Binkert, N. et al. (2011). The gem5 simulator. ACM SIGARCH Computer Architecture News, 39(2), 1-7.
Metodologia	Lowe-Power, J. et al. (2020). The gem5 Simulator: Version 20.0+. arXiv:2007.03152 [cs.AR].